מותק אני כיווץ את הצ'יפס: כיצד מתכווצות קוביות עוזרות להפוך את המעבדים לחזקים יותר

בעוד חברות כמו אינטל ו-TSMC מתכננות מעבדים עתידיים ועיצובי שבבים המשתמשים בתהליכי ייצור בקנה מידה קטן במיוחד, AppleInsider לוקח רגע להסביר מהי כיווץ קוביות, איך זה יכול להועיל לכל המעורבים, ואיך זה עכשיו הישג קשה ביותר לביצוע.

מה זה בכלל שרינק?

"Die Shrink" הוא השם שניתן כאשר יצרן שבבים משנה את קנה המידה של הייצור של התבנית, המעגל המורכב מטרנזיסטורים זעירים שמהם עשויים מעבדים מודרניים. כפי שמציע החלק "התכווץ", המעגלים עצמם קומפקטיים יותר, עם מסלולים ואלמנטים קטנים יותר המשמשים ביצירתו.

על ידי שימוש בתהליך קטן יותר, מעגל יכול לתפוס פחות מקום ממה שהוא בדרך כלל תופס. זה אומר שיכול להיות יותר מקום פנוי להנחת מעגלים נוספים, להגדיל את מה שהמעגל יכול לעשות, ולאפשר לעצב ולהפיק מעגלים הרבה יותר מסובכים.

זה גם מועיל למפעלי היציקה של שבבים במונחים של עלות, שכן כיווץ התבנית פירושו שניתן יהיה לייצר שבבים בעלי מורכבות דומה יותר על אותו פרוס של סיליקון מאשר תהליכים קודמים, מגושמים יותר. ככל שחברה יכולה להתאים יותר מתים על פרוס, כך העלות לשבב של הפרוסה עצמה נמוכה יותר.

עובד TSMC בחדר נקי המשמש לייצור שבבים (דרך Taiwan Semiconductor Manufacturing Co., Ltd.)

מלבד ביצועים שנוצרו ממעגלים מורכבים יותר במעבד, ישנם יתרונות נוספים לכיווץ קוביות שיכולים להיות קשורים יותר לצרכנים. שימוש בתהליך קטן יותר עם פחות חומר פירושו יש הפחתה בכמות החשמל הנצרכת בהשוואה לתהליכים ישנים יותר, כמו גם ייצור חום נמוך יותר הדורש פחות קירור על ידי גופי קירור ומאווררים.

ההספק והחום הנמוכים גם פותחים את ההזדמנות להגדיל את תדר השעון, ומאפשרים להשתמש במעגל יותר פעמים בתקופה תוך שמירה על כמות דומה של קירור, בתורו מעלה את הביצועים.

יש גם הזדמנות שהחיסכון בעלויות הכרוכות בשימוש בפחות סיליקון עבור שבב יועבר ליצרני המכשירים, ובתמורה לצרכנים, אם כי זה בדרך כלל מועיל ליצרן החומרה הרבה יותר מאשר למשתמש הקצה.

בסופו של דבר, האינטרס של חברות השבבים, יצרני המכשירים והצרכנים הוא שייווצרו תהליכי ייצור חדשים כדי להפוך את הדברים לקטנים יותר, ובדרך כלל טובים יותר עבור כל המעורבים.

ברמה

במהלך השנים, רמת התהליך המשמשת עבור כל כיווץ תבנית עוקב נקבעת על ידי מפת הדרכים הטכנולוגית הבינלאומית עבור מוליכים למחצה (ITRS) שהם קווים מנחים שנוצרו על ידי מגוון מומחים בתעשייה וחברות נותנות חסות. אף על פי שהם אינם ערכת כללים קפדנית, המסמכים מציעים רק הערכה למה היצרנים בתעשייה צריכים לקחת בחשבון כאשר הם עובדים לקראת השלב הבא בהתכווצות המות.

ככל שהתהליך מתכווץ, העיצובים נעשים מורכבים יותר ככל שניתן למקם יותר טרנזיסטורים בחלל קטן יותר (דרך אינטל)

ניתן לראות זאת כדרך לנסות להביא את מפעלי היציקה של השבבים לאותו עמוד בנוגע לתהליכים, במיוחד מכיוון שרבות מההמלצות מסופקות עבור גדלים שרחוקים שנים מלהגיע למסחור. עם זאת, זה תלוי בכל חברה כיצד כל אחת ממשיכה עם הדור הבא.

למרות שאין לה כל כוח לגבי האופן שבו חברות מבצעות למעשה כיווץ קוביות, מפת הדרכים עדיין עזרה להנחות חברות להחליט מה צריכה להיות רמת ה-Shrink הבאה. ה-ITRS הגדיר את רמות גודל התהליך הידועות כ-65 ננומטר, 45 ננומטר, 32 ננומטר, 14 ננומטר, 10 ננומטר, ה-7 ננומטר המשמשים בשבבים מסדרת A הנוכחיים, 5 ננומטר, ואף מצפה ל-3- תהליכים ננומטרים שיהיו בשימוש עד 2022.

טיק-טוק, חוק מור לא יפסיק

אמנם לא ישיר כיווץ קוביות, אבל כדאי להעלות את הרעיון של מודל ה-Tick-Tock של עיצוב המעבד. אמנם, הסכמה רחבה היא שכיווץ קוביות היא דרך לשפר מעבד לאורך זמן, אבל זו לא השיטה היחידה שזמינה ליצרן שבבים, מכיוון שהם יכולים לברוח משיפור העיצוב באמצעות תהליכים קיימים.

במקרה של המודל, "טיק" הוא כיווץ קוביות המשפר את הביצועים באמצעות עיצוב קיים, המכונה מיקרו-ארכיטקטורה, המעניק לו את היתרונות של הכיווץ מבלי לשנות באופן משמעותי את אופן פעולת העיצוב. ה-"Tock" הוא המקום שבו מתבצעים שינויים במיקרו-ארכיטקטורה כדי לשפר את הביצועים הכוללים.

הדגם הסתמך על תנודה יציבה בין כיווץ הקוביות ושינויי המיקרו-ארכיטקטורה, כאשר הקצב דומה לזה של השעון, נותן את השם.

המחשה של אינטל לאסטרטגיית הקאדנס הנוספת של ה"טוק" שלה הוסיפה שלב אופטימיזציה בין כיווץ הקוביות

במשך זמן מה, זו הייתה הנורמה, ואפשרה לחברות כמו אינטל להמשיך לדבוק ב"חוק מור," בהתייחסו להצעה של מנכ"ל אינטל לשעבר, גורדון מור, שמספר הרכיבים במעגל משולב יוכפל מדי שנה במשך עשור לפחות עד 1975, לפני שישוקן לכל שנתיים. למעשה, משמעות הדבר הייתה הכפלה פוטנציאלית של הביצועים , אם ניתן היה לדבוק בחוק לטווח ארוך.

עם זאת, מתכווצות מתכווצות לרמות קטנות במיוחד הופכות לקשות יותר לעיבוד, כאשר חוקי הפיזיקה מפריעים כעת לניסיונות לרדת לרמות תהליך קטנות יותר.

בשנת 2016, אינטל למעשה ויתרה על הניסיון לציית לחוק מור, והחלפה את הקצב לאחד מ"טיק-טוק-טוק."על ידי אופטימיזציה של שיפורי הארכיטקטורה של ה"טוק" הקודם, זה נתן יותר הזדמנות להשתמש בתהליכים הקיימים וכבר משתלמים, תוך רכישת זמן להתכונן ל"טיק" החדש הבא.

קטן יותר, אבל לא תמיד

גם אם חברה מצהירה כי שבב משתמש ברמה ספציפית של ננומטר לייצורו, התיאור עשוי להיות נכון, אך לא בהכרח חל על השבב כולו. המספר הננומטרי מתייחס לקו הקטן ביותר שניתן ליצור באמצעות התהליך.

עם זאת, זה לא אומר שכל החלקים של עיצוב המעבד משתמשים באלמנטים בגודל הספציפי הזה. זה בהחלט אפשרי שאלמנטים בעיצוב ייעשו גדולים יותר ממה שהיה מותר באופן תיאורטי ברמת התהליך, כגון חלקים בעיצוב שיש להם בעיות בעבודה תקינה בקנה מידה קטן יותר.

למעשה, כיווץ קוביות הוא כמו ציור באמצעות ציפורן עיפרון צר יותר. האפשרות תמיד קיימת להשתמש באותו גודל של עיפרון כדי ליצור קו עבה יותר.

למרות האפשרות לעשות זאת, מפעלי יציקת השבבים שואפות לעשות שימוש מלא בכיווץ התבנית בכל מקום אפשרי, והן מעדיפות לא לבזבז את היתרונות הפוטנציאליים שמציע השדרוג הטכנולוגי.

פוטוליטוגרפיה

המכונה גם ליתוגרפיה אופטית או ליתוגרפיה UV,פוטוליטוגרפיהמשמש להצבת עיצוב של מעבד על גבי מצע. על ידי שימוש במספר מסכות, ניתן להחיל אור על אזורים ספציפיים של רקיק, ולחסום אותו, אשר טופל בחומר כימי רגיש לצילום.

בהתאם לכימיקלים ולתהליכים בהם נעשה שימוש, הטכניקה יכולה לחרוט את התבנית מהוואפר או לאפשר ליישם אלמנטים אחרים על החומר במקום זאת. הטכניקה היא יתרון, שכן ניתן להשתמש בה לייצור המוני של מספרים ניכרים של שבבים על רקיק בודד, ועם אינטראקציה מינימלית עם השבבים שעל הפרוסה במהלך כל התהליך.

דוגמה לפלטה ששימשה לייצור מעבד Xeon E7 של אינטל בשנת 2015, המשתמש בפוטוליתוגרפיה ביצירתו, כאשר המעבד המוגמר עצמו לצורך קנה מידה.

למרות שהטכניקה מבוססת, יש בעיות משלה, כמו שבבים מודרניים הזקוקים ליותר מ-50 מסיכות שונות כחלק מהייצור שלה, כאשר מספר המסכות הגבוה יותר מגדיל את האפשרות לפגם בייצור, ובתמורה מבזבז את הפרוסה היקרה. ישנה גם מגבלה מהשימוש בלייזר כמקור אור, שכן גרסאות מעשיות נוכחיות עובדות באורך גל ארוך מדי מכדי שזה יהיה מעשי בגדלים קטנים במיוחד שייצור המעבדים דורש כעת.

כדי לעקוף את זה, חברות מחפשות כעת דרכים לחדד את התהליך השחוק היטב עבור מתכות קטנות ומורכבות יותר.

ליטוגרפיה אולטרה סגולה קיצונית

הטכניקה שלליטוגרפיה אולטרה סגולה קיצונית(EUL) נראה כמפתח לכיווץ קוביות עתידיות, כאשר הטכניקה מסתמכת על מקור אור שונה לחלוטין. בעוד שעדיין משתמשים בלייזר, הוא משמש למעשה לעורר פלזמה בדיל או קסנון תחת ואקום כדי לספק אור באורך גל של 13.5 ננומטר, נמוך בהרבה מאורכי הגל של 193 ננומטר או יותר המשמשים בתהליך הנ"ל.

משמעות הדבר היא שניתן להשתמש באור עם מסכות כדי לספק רזולוציה פוטנציאלית גבוהה בהרבה לייצור שבבים מאשר בעבר. זה עשוי להציע גם יתרונות אחרים, כאשר סמסונג מציעהסוף 2018שהתהליך יכול להשתמש רק במסכה מרובת דפוסים אחת כדי לפתח שכבה אחת ולא ארבע שנדרשו בעבר, מה שמפחית את מספר המסכות ושלבי הייצור הנדרשים.

למרות שמבטיחה, EUL עדיין לא הצליחה להפוך אותה לקווי ייצור שבבים מסחריים בצורה משמעותית. לתהליך הפיתוח הארוך של הטכניקה יש עדיין אתגרים שחברות צריכות ליישר, כמו בכל תהליכים חדשים שרק נכנסים למסחור, אבל התגמול על הביצועים והחיסכון הפוטנציאלי בעלויות מהשימוש בה בקנה מידה שווה לרדוף אחרי כל המעורבים.

אינטל - 14 ננומטר, עדיין

אינטל פרסמה לראשונה שבבים תוך שימוש בתהליך ה-14 ננומטר שלה ב-2014, ובמידה רבה השקיעה את הזמן מאז בחידוד התהליך ובמקסום ההשקעה. אפילו שבבים זה הושקאפריל 2019השתמש בתהליך של 14 ננומטר במקום משהו חדש יותר.

כאשר אינטל הציגה את תהליך ה-14 ננומטר, השינוי העיקרי שלה מגרסת ה-22 ננומטר היה הדור השני של "טרנזיסטורים תלת-גייט", עיצוב טרנזיסטור תלת מימדי שעשה שימוש ב"סנפיר" ניקוז מוגבה במקום שימוש בדו-גייט. מבנה טרנזיסטור מישורי ממדי. האיטרציה שהוצגה בתהליך של 14 ננומטר הפחיתה את העלות וההספק הנדרשים לטרנזיסטור, כמו גם הגבירה את הצפיפות, מה שהופך אותו לחסכוני יותר לייצור וביצועים גבוהים יותר.

מאז ההשקה של 14 ננומטר, אינטל עובדת על מסחור תהליך של 10 ננומטר, אך היא התקשתה לעשות זאת עם דיווחים על תשואות שבבים נמוכות. עד שהתהליך היה חסכוני מספיק, ולא בזבז יותר מדי מכל רקיק, הוא התעכב שוב ושוב מההשקה, בשלב מסוים מה שגרם לאינטללהכחיש טענותהיא נטשה לחלוטין את תהליך הייצור הנידון לכאורה.

Ice Lake, הסדק הראוי הראשון של אינטל במסחור תהליכים של 10 ננומטר

במאי, אינטל טענה שהיא תתחיל במשלוחים של אמעבד 10 ננומטרביוני, חלק מדור "אייס לייק".

אינטל אכן נוטרת שאיפות להצטמצם, ומייעצת במקביל למשקיעים שהיא מתכננת לסיים את העבודה על כיווץ קוביות לתהליך של 7 ננומטר בשנים הקרובות. המהדורה הראשונה המשתמשת בתהליך, שעתידה להשתמש ב-EUL, תהיה Intel Xe "GPU למטרות כלליות" עבור יישומי מחשוב ביצועים גבוהים ויישומי בינה מלאכותית של מרכז נתונים, אולי יגיע מתישהו ב-2021.

TSMC - 7 ננומטר ולימבו עוד יותר

TSMC ידועה בעיקר בזכות היותה בית היציקה שמייצרת את השבבים מסדרת A של אפל המשמשים במכשירי iOS, כאשר הדגם האחרון של אייפון מלווה במהדורה האחרונה בסדרה. החלקים האחרונים נעשו באמצעות תהליך של 7 ננומטר, אשר TSMC משיג באמצעות אותו סוג של טכניקות פוטוליתוגרפיה כמו שאר התעשייה.

אפילו TSMC מעוניינת להמשיך עם EUL עבור מוצריה, אפילו עבור רמת ה-7 ננומטר הנוכחית. באפריל, דווח שהחברה ממנפת את EUL עבור "תהליך N7+" שלה, עם חידוד נוסף שכונה"N7 Pro"נחשב כמיועד לשימוש עם מהדורת A-2019.

תמונת תקריב של תהליך 7nm Fin Field-Effect (FinFET) של TSMC

התהליך הגדול הבא ש-TSMC ישתמש הוא "N6", שתהיה גרסה של 6 ננומטר ששוב משתמשת ב-EUL, ועומדת להציע צפיפות לוגית גדולה ב-18 אחוזים מאשר עיצובים שנעשו תחת N7. ייצור הסיכון של התהליך יתחיל ברבעון הראשון של 2020, לפני השימוש הפוטנציאלי שלו ברענון האייפון 2020.

הולך וקטן עוד יותר, TSMC כבר מתכננתשבבים של 5 ננומטרעל ידי השלמת תשתית התכנון לתהליך ומתן אותה ללקוחות מפתח, כדי שיוכלו לאמץ את התוכניות שלהם לשימוש בתהליך. עומד להציע פי 1.8 צפיפות לוגית ועלייה של 15 אחוז במהירות על פני מקבילות של 7 ננומטר, התהליך של 5 ננומטר הוא גם קרוב לכניסה לייצור סיכונים, מה שעשוי להפוך אותו לתהליך מועמד שני של TSMC עבורשל אייפון 2020צ'יפס מסדרת A.

אז מה באמת שונה?

בעוד אינטל ו-TSMC משתמשות ביעילות באותן טכניקות בסיסיות לייצור מעבדים, אין שום הסבר ברור מדוע אחת נשארת ב-14 ננומטר והשנייה משגשגת ב-7 ננומטר. כמו חברות העוסקותמיליארדי דולריםשווה החלטות תקציביות, ברור שהם די חשאיים לגבי התהליכים הספציפיים שלהם, מה שהופך את מציאת הסיבה מדוע יש פער כזה למסובך.

הפרשנות "התשואה הנמוכה" של אינטל בהגנה על התפתחותה הקרחונית של תהליך 10 ננומטר היא הקרובה ביותר שנגיע להסבר. בעוד שצפוי יהיה הפסד מסוים בייצור בעת הפקת שבבים רבים על פרוס ברמה כה קטנה באמצעות לייזר עם אורך גל של מאות ננומטרים, לפעמים כמות ההפסד מהייצור גדולה מכדי להמשיך איתה.

יורדים לתהליך קטן יותר, הסיכוי להפקת שבב כושל עולה, אך במקביל מצטמצם המקום שהשבב תופס.

במקרה של השוואה של 14 ננומטר עם תהליכים של 7 ננומטר, האחרון יכול ליצור ארבעה שבבים בחלל שתופס שבב אחד עבור התהליך הקודם. אם עלות יישום התהליכים זהה, כל עוד הסיכוי לכישלון אינו מתרחב מדי, עדיין ניתן לקזז את העלייה בייצור השבבים האבוד מספיק כדי להפוך אותו לרווחי יותר.

עם השלמות של EUL, זה עשוי להפוך פחות לבעיה כאשר התעשייה מנסה לבצע תהליכים קטנים עוד יותר, אבל עד לנקודה זו, ייתכן שזו פשוט שאלה של כלכלה.

כדי לבלבל את העניינים עוד יותר, אין שום דרך סטנדרטית בתעשייה להגדיר באופן רשמי מהו גודלו של תהליך, והאופן שבו כל חברה מיישמת כל תהליך מופחת יכול גם לשחק גורם. אמנם שבב של 14 ננומטר מיצרן אחד עשוי להיראות פחות מרשים מזה שהוכרז על שימוש בתהליך של 10 ננומטר שפורסם לאחרונה על ידי חברה אחרת, אך סביר לחלוטין שהביצועים של השניים יכולים להיות ברי השוואה, בהתאם ליישום של כל אחד מהם. .

עם הפער הזה, זה יכול להפוך את הנתון הננומטר הזה למעשה לתכונה לשיווק. גם אם הוא מתפקד ברמה דומה לשבבים תוך שימוש בתהליך קצת יותר גדול, עצם היכולת לומר שהתהליך הקטן יותר נמצא בשימוש יכול להיפיז שבב אחד על פני אחר, למרות שאין יתרון ממשי נוסף למשתמשי הקצה.

יש גם דיוק מועט בהכרזה על חברה אחת כטובה מהאחרת בהתבסס על ננומטרים. בטח, אינטל מגיעה רק עכשיו ל-10 ננומטר בעוד ש-TSMC עמד על 7 ננומטר כבר זמן מה, אבל פשוט אי אפשר לעשות השוואה ישירה.

צפיפות הטרנזיסטורים שאתה יכול לדחוס לתוך חלל קטן היא לא המדד האולטימטיבי לביצועים. העיצובים, התכונות שאתה מכניס לשבב, ואלו שאתה משאיר מאחור בזמן שהשבב חוזר על עצמו - לכל אלה יש השפעה על הביצועים באותה מידה כמו לכווץ קוביות.

עבור הלקוחות, ההבדל בין תהליכים הוא נקודה שנויה במחלוקת. תכונות כמו מספר הליבות ומהירויות השעון במעבד ב-Mac עשויות להיות ראויות לדעת על יותר מאשר האם השבב נוצר בתהליך של 14 ננומטר או 10 ננומטר.

עבור מכשירים ניידים כמו האייפון, זה משנה אפילו פחות. האם זה השבב המהיר ביותר מסדרת A שאפל עיצבה אי פעם בתוך הדגם האחרון של אייפון? כן, ובאמת, זה כל מה שחשוב.